SK Hynix يعرض معمارية H-TPU بمئة معالج صغير في وحدة تحكم SSD

عرض كو إن-جي، نائب رئيس SK Hynix، معمارية H-TPU (Hynix Transaction Processing Unit) خلال مؤتمر التصميم الدولي للدوائر المتكاملة (International SoC Design Conference)، وفق ما نقله techradar.com. وتقوم المعمارية على وضع أكثر من 100 معالج صغير داخل وحدة التحكم في قرص SSD.

ووفق الأرقام المتداولة عن المعمارية، يشغل كل معالج H-TPU نحو 4% من مساحة نواة معالج CPU عام الأغراض، ويستهلك نحو 2.5% من طاقتها. وتعتمد البنية على خط معالجة من أربع مراحل بتنفيذ متسلسل، مع إمكانية إدخال المعالجات غير المطلوبة في وضع الخمول عند كل طلب.

ولا تُسند كل المهام إلى معالجات H-TPU؛ إذ تظل أنوية CPU التقليدية مسؤولة عن استعادة الأخطاء وإدارة الاستثناءات وقرارات سياسة التخزين.

خطط المنتجات

تعتزم SK Hynix استخدام H-TPU في وحدات التحكم القادمة لأقراص SSD المؤسسية وفي معمارية Storage Next، مع تطبيق التقنية على High Bandwidth Flash. ويستهدف Storage Next طلبات البيانات الخاصة بالذكاء الاصطناعي بحد أقصى 512 بايت، أي ثُمن الوحدة التقليدية البالغة 4 كيلوبايت، وتنوي الشركة توسيع استخدام H-TPU ليشمل عائلات منتجاتها AIN P وAIN B وAIN D.

ولم تُعلن الشركة موعداً لوصول معالجات H-TPU إلى المنتجات التجارية، كما لم تحدد حجم الأثر على أداء أقراص SSD الإجمالي. وكان المقال قد ذكر أن High Bandwidth Flash يُتوقع وصوله إلى السوق العام المقبل، وأن أجيال PCIe 6.0 و7.0 و8.0 المقبلة يُتوقع أن ترفع سرعات النقل ومتطلبات وحدات التحكم.