SK海力士公布H-TPU架构：SSD控制器集成逾100个微型处理器
SK海力士在SoC设计国际会议上披露H-TPU设计，称其面积与功耗远低于通用CPU核心。
据 techradar.com 报道，SK海力士在SoC设计国际会议（International SoC Design Conference）上公布了H-TPU（Hynix Transaction Processing Unit）架构。该设计在每个SSD控制器中集成超过100个微型处理器。
SK海力士副总裁Koo In-je在会议上介绍了这一方案。据称，每个H-TPU约占通用CPU核心面积的4%，功耗约为通用CPU核心的2.5%。架构采用四级流水线并顺序执行，可按请求将闲置处理器置入空闲模式。
SK海力士表示，常规CPU核心仍负责错误恢复、异常管理以及存储策略决策。公司计划在即将推出的企业级SSD控制器及其Storage Next架构中采用H-TPU，并将该技术应用于High Bandwidth Flash。
Storage Next面向AI数据请求，目标处理512字节及以下的请求，为传统4KB单位的八分之一。SK海力士还打算将H-TPU扩展至AIN P、AIN B和AIN D产品系列。
时间与性能尚未公布
SK海力士尚未披露H-TPU进入商用产品的具体时间，也未量化其对SSD整体性能的影响。根据该报道，High Bandwidth Flash预计于明年推向市场；未来的PCIe 6.0、7.0和8.0世代预计将提升传输速度，并对控制器提出更高要求。
快速问答
H-TPU是什么？
H-TPU是SK海力士公布的SSD控制器架构，在每个控制器中集成超过100个微型处理器。
H-TPU何时商用？
SK海力士尚未公布H-TPU进入商用产品的时间。
H-TPU会用于哪些产品？
SK海力士计划将其用于企业级SSD控制器、Storage Next架构、High Bandwidth Flash以及AIN P、AIN B和AIN D产品系列。