SKハイニックス、SSD制御チップに100超の小型プロセッサを載せるH-TPUを発表

SKハイニックスは、SSDの制御チップ1個につき100を超える小型プロセッサを配置する「H-TPU」（Hynix Transaction Processing Unit）アーキテクチャの詳細を明らかにした。同社のKoo In-je副社長が国際SoC設計会議（International SoC Design Conference）で発表した。techradar.comが報じた。

H-TPUは汎用CPUコアと比べて面積が4%、消費電力が約2.5%とされる。4段のパイプラインで順次実行する構成を取り、不要なプロセッサはリクエストごとにアイドル状態へ移行させる。

エラー回復や例外処理、ストレージポリシーの判断といった処理は従来どおりCPUコアが担う。SKハイニックスは、このH-TPUを今後のエンタープライズ向けSSDの制御チップと「Storage Next」アーキテクチャに採用する計画だ。

Storage NextはAIのデータ要求を512バイト以下、従来の4KB単位の8分の1の粒度で扱うことを目標とする。同社はH-TPUを「High Bandwidth Flash」やAIN P、AIN B、AIN Dの各製品群にも広げる方針を示している。

商用化時期と性能への影響は未公表

H-TPUを搭載した製品の商用化時期は明らかにされていない。SSD全体の性能に与える影響も数値化されていない。なお、High Bandwidth Flashは記事によると来年の市場投入が見込まれている。